PATENT ABSTRACTS OF JAPAN

(11) Publication number:

04-094115

(43) Date of publication of application: 26.03.1992

(51) Int. CI.

H01L 21/027 GO2F 1/1343 G02F 1/136 G02F 1/136 G03F 7/16 H01L 29/40 H01L 29/784

(21) Application number: 02-212324

(71) Applicant: G T C:KK

(22) Date of filing:

09.08.1990

(72) Inventor: NAGAE KEIJI

SAITO TAKESHI OKAZAKI AKIRA AKIMOTO YASUMASA KITAMURA TERUO

MORI YUJI

MIKAMI YOSHIAKI KUWABARA KAZUHIRO HAYAMA HIROSHI ASADA HIDEKI ASAKA KENJI

NAKAMURA KAZUNORI KUBOZONO KENICHI KOBAYASHI MASAYOSHI


KANEKO EIJI

(54) MANUFACTURE OF THIN FILM TRANSISTOR CIRCUIT AND THIN FILM TRANSISTOR CIRCUIT

(57) Abstract:

PURPOSE: To enable manufacture of active matrix driving type liquid crystal display of a large area and high picture quality with good producibility by forming a plurality of fine thin film transistor circuits of good operativity with high efficiency in matrix by the print method on a substrate of a large area.

CONSTITUTION: At first, a polysilicon thin film 52 is patterned on a glass substrate 51 using print method. Then, SiO2 as a gate insulating film 53 and a polysilicon thin film 54 as a gate electrode are formed successively and patterned using print method, and n+-processing is carried out through ion implantation. Thereafter, SiO2 is formed as an insulating film 55. In the process, a contact hole 56 is patterned using print method for leading out



⑲ 日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A) 平4-94115

⑤Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成 4年(1992) 3月26日

H 01 L 21/027

7352-4M H 01 L 21/30 9056-4M 29/78

F×

審査請求 未請求 請求項の数 4 (全8頁)

60発明の名称

薄膜トランジスタ回路の製造方法および薄膜トランジスタ回路

②特 願 平2-212324

毅

29出 頭 平2(1990)8月9日

79発 明 者 長 江 冶

東京都中央区東日本橋1-6-5 株式会社ジーティシー

内

@ 発明 老 斉 藤

東京都中央区東日本橋1-6-5 株式会社ジーティシー

72発 明 老 圀

暁 東京都中央区東日本橋1-6-5 株式会社ジーテイシー

@発 明 者 秋 本 靖 匡. 内

東京都中央区東日本橋1-6-5 株式会社ジーティシー

外2名

⑪出 願 人 株式会社ジーティシー

東京都中央区東日本橋1-6-5

個代 理 弁理士 志賀 正武

最終頁に続く

1. 発明の名称

蒋膜トランジスタ回路の製造方法および蒋膜ト ランジスタ間数

- 2. 特許前求の範囲
- (1)苺膜トランジスタ回路の製造方法におい て、少なくとも一回のエッチング用レジストパタ ーン形成を、印刷法により行うことを特徴とする **萪膜トランジスタ回路の製造方法**
- (2) 前求項第一項記憶の剪膜トランジスタ回 路の製造方法において、印刷法によるエッチング 用レジストパターン形成を、彼エッチング幇膜上 に塗布されたフォトレジスト限のうえに形成する ことを特徴とする幇限トランジスタ回路の製造方
- (3) 前求項第二項記録の群限トランジスタ回 路の製造方法において、被エッチング双膜面和に くらべて加工面积が小さい場合には、ネガ型フェ トレジスト膜のうえに印刷法によるレジストパタ

ーンを形成することを特徴とする消腹トランジス ク回路の製造方法

- (4) ゲート長を印刷法による最小パターン加 工寸法とし、ゲートと各コンタクトホール間の長 さを印刷法による位置合わせ精度の限界寸法以上 とした拇造を有することを特徴とする恐服トラン ジスタ回路
- 3. 発明の詳細な説明

[産数上の利用分野]

本発明は、剤膜トランジスタ回路の製造方法、 詳しくは、大面段のガラス基板上に大規模な群態 トランジスタ回路を形成する方法ならびにこれに よって得られる剤膜トランジスタ回路に関する。

「従来の技術」

液晶ディスプレイ等の表示余子の駆励方法には、 橙々のものが知られているが、中でもアクティブ マトリクス方式と呼ばれ、ガラス益板上に半導体 ードのような非線形象子やトランジスタ等のスイッ チング弟子をマトリクス状に配列してなる基板を

作成し、該スイッチング素子によって多数の画素となる液晶などの表示体を駆動するものが、近年 注目されている。

このような技術は、たとえばリキッドクリスノル・テレビジョン・ディスプレイズ: ブリンシブル・アンド・アプロケーションズ・オブ・リキッドクリスタルズ (KTKサイエンティフィックパブリッシャーズ刊、1987年)、第7章、211-277頁に詳しく記述されている。

第6図はスイッチング素子として薄膜トランジスタ20を用いたアクティブマトリクス駆動型液晶ディスプレイの等価回路を示したものである。 第6図中では、1回素は液晶セル23とこれを駆動する薄膜トランジスタ20で構成されており、 各画素はそれぞれマトリクス状に走査線21、信号線22によって接続されている。

次に、薄膜トランジスタの構造の一例を第7図に示す。第7図中符号31はポリシリコン、32はソース、33はドレイン、34はゲート、35はゲート絶縁膜、36は配線用メタル電極、37

ところが、上記露光装置では、光学系における解像力の制約から、現在一度に露光できる領域の大きさは100~150mm角程度が限界となれている。したがって、これより大きなサイズの画面を鑑光しようとすると、画面を分割して何回も露光するステッパ方式等が必然的となる。また高い位置合わせ糠度も必要になる。

このような露光装置でメータサイズの基板に微

は電極取りだし用コンタクトホール、3 8 はガラス基ビである。また、それぞれの配線用メタル電極3 6 は第 6 図の走査線 2 し及び信号線 2 2 にそれぞれ接続されている。

小型テレビやOA用端末装置に用いるアクティブマトリクス駆動型液晶ディスプレイでは、液晶セルの画素のサイズは小さなものでは数十μm角程度となり、それにともない薄膜トランジスタのサイズも数~十数μmという微細なものが必要である。

このような微細な薄膜トランジスタを形成するパターニング法として、現在露光装置によるフェトリゾグラフィ法が主に用いられている。この方法では、ミラーブロジェクション方式やステッパ方式の露光装置を用いて、30~40cm角のガラス基板に、解像力3~4μm、位置合わせ精度±1μm。基板1枚1工程あたり約数分のスループットで、微細パターンが形成できる。

[本発明が解決しようとする課題]

近年では、HDTVに代表される大容量、大画

細パクーンを形成しようとすると、画面を百分割程度に分割して多数回露光しなければならない。このように多数回露光を繰り返すということは、基板の移動、停止、露光というステップアンドリピート動作を多数回くりかえさなければならず、基板1枚1工程当たりのスループットが数10分かかることになり、生産性の点で大きな問題になっている。

また、画面を多数回分割して露光するためには、 各露光領域を高い精度でつなぐための高い位置合わせ精度が必要になる。しかし、メータサイズの大面積で土数μmの位置合わせを行うことは、非常に困難であり、このためディスプレイ上でのわずかなつなぎのズレが画像欠陥として目立ち、高画質なメータサイズの液晶ディスプレイを実現するうえで大きな問題となっている。

本発明は、上記課題を解決するためになされた ものであり、メータサイズの大面積の基板上に多 数の微細な薄膜トランジスタ回路をマトリクス状 に高スループットで形成する方法を提供すること を目的としている。

[課題を解決するための手段]

[作用]

ステッパ方式のフォトリングラフィ法の換わりに印刷法を用いてエッチング用のレジストパターンを形成することによって、一回の印刷で大面積のレジストパターンを形成できるので、生産性良く大面積のアクティブマトリクス駆動型ディスプレイを実現できる。また、印刷する表面にあらか

ース等の電極に接続される基板上の走査線、信号線、画業電極および抵抗、コンデンサーなどを包含するものである。

[実施例1]

第1図に、本発明の一実施例を示す。本実施例 は、印刷法として数ある印刷法のうち凹版オフセッ ・ト法を用いた例である。凹版11は、インキをの こすべきパターンをエッチングなどにより周囲よ り凹ませて形成してある。この凹版11にインキ 12を堕布した後、ドクターブレード13により 余分なインキを取り除く。 (a) 次に、ブラン ケット(転写ロール)14を凹版に接触させなが ら回転させて凹版11上のインキバターンをブラ ンケット(転写ロール)14の表面に転写する。 (b) (c) さらに、このブランケット(転写 ロール)14をガラス基板15上に形成してある Si, Al, SiO.等の被加工薄膜16に接触 して回転させてブランケット(転写ロール)14 の表面のインキパクーンを被加工薄膜16の上に 再度転写する。 (d) (e) その後、インキを

じめ従来から用いられているフォトリゾグラフィ 用のフォトレジストを塗布しておくことによって、 印刷用インキに含まれる不純物が半導体薄膜で金 属薄膜等を汚染することを防ぐことが出来る。さ らには、スタが構造の薄膜トランジスタ回路にお いて、ゲート長を印刷法による最小パターン加工 寸法とし、これにイオン注入法を組み合わせてソ ース領域およびドレイン領域を形成することによっ て、個々の薄膜トランジスタの寄生容量成分を最 小に出来、これにより高速動作が可能になり、メ ータサイズのディスプレイを実現できる。また、 ゲートと各コンタクトホール間の長さを印刷法に よる位置合わせ精度の限界寸法以上と広くするこ とにより、ゲートと配線用メタル電極間のショー トを防止することが出来、薄膜トランジスタの無 欠陥化が図れ、メータサイズのディスプレイの高 壐貫化が図れる。

本発明で言う薄膜トランジスタ回路とは、 ガラス 基板などの 基板に設けられる個々の薄膜トランジスタ そのものと、これら薄膜トランジスタのソ

乾燥してウェットあるいはドライのエッチングにより被加工薄膜 1 6 を加工する。このようにして薄膜を加工することにより大面積の回路素子を生産性良く加工することが出来る。

生産ラインでは、第2図に示すように円同状の凹版41、円間状のブランケット(転写ロール)42、一定速度で動くベルト43を配置して、ベルト43のうえにガラス基版44を乗せて移動させながらインキでパクーニングを連続的に行う。

また、ここで用いるインキはエッチング工程の ダメージに耐える組成のものであることはもちろ んであるが、被加工薄膜にたいして汚染物質を極 力排除した組成であることも重要である。

以上の説明では、一種の薄膜をエッチングによりパターニングする方法を説明したが、薄膜トランジスタ回路などの回路素子は、通常4回から多いときは10数回のパターニングが必要である。 第3図(d)に示した構造の薄膜トランジスタ回路を製造するには第5図に示すように4回のパターニングを行う。すなわち、最初にガラス基板5 1 の上にポリシリコン薄膜 5 2 を 0 . 1 μ m 程度 の厚さに形成して、このポリシリコン薄膜 5 2 を 上記の印刷法を用いてパターニングする。

(第一回パターニング、第3図(a))

最後に、電極として A 1 薄膜 5 7 を形成して上記の印刷法を用いて パターニングして 薄膜トランジスタが完成する。(第四回 パターニング、第3 図(d))

さらに、!TOなどの透明電極を形成して、液

いて紫外線によりフォトレジストを鶴光、現像すると第4図(c)のようになる。

次に、CF・+3%O・ガスを用いてポリシリコン薄膜 6 2 をエッチングし(第 4 図(d))、インキおよびフォトレジストを剥離する。こうしてポリシリコン薄膜 6 2 のパターニングを完了する。このような工程をくりかえして所定の回路索子を製造することは、第一の実施例に示した通りで

また、フォトレジストにはポジ型とネガ型があるのが知られているが、被加工面積が全体の面積に比べて非常に小さい場合、例えば被エッチング
薄膜の面積を100とした時、加工面積が20以下、好ましくは10以下の場合、すなわち面積比が20%以下、好ましくは10%の場合には、ネガ型フォトレジストを使用する方が欠陥の発生を少なくすることが出来る。

この製造方法で、発明者らは薄膜トランジスタの製造をテストして、最小線幅 1 0 μmの薄膜トランジスタが良好に製造できることを確認してい

晶ディスプレイ用薄膜トランジスタ基板として、カラーフィルターを備えた対向がラス基板と組み合わせて、その間隙に液晶材料を封入して大面積の液晶ディスプレイを容易に製造することが出来る。

[実施例2]

本実施例は、被加工薄膜のうえにフォトレジストを塗布した後に、印刷法によりパターニング加工するものである。本実施例を第4図を用いて説明する。第4図(a)は、ガラス基板61上にポリシリコン薄膜62を0.1μm程度形成したものである。この上に、ポジ型のフォトレジスト(OFPR-800 30CP、東京応化)63を1μmの膜厚に塗布した。

そのうえに実施例 1 で説明した印刷法を用いてインキ 6 4 でパターニングする。このとき使用したインキは、カーボンブラックをメラミン系熱硬化性樹脂に混入させ、紫外線遮断特性を有する印刷インキである。この状態を第 4 図(b)に示す。

この後、インキ層側から超高圧水銀ランプを用

る。

この実施例による製造方法では、インキが直接 被加工薄膜に触れることがないので、インキから 発生する恐れのある有害不純物で被加工薄膜を汚 染することは無い。

[実施例3]

 ンタイプのサスペンドメタルスクリーン版を用い た。

印刷機は、ニューロング社製15GT、インキは東洋インキ製造(株)製ソルダーレックスK-1000、印刷条件は印刷速度約30cm/s、印刷圧力3.3kg/cm *のェアー圧力、版と被印刷物の間隙1.8mm、スキージの健度75、角度75度とした。この条件で、上記乾燥後のフェトレジストの上に印刷した。印刷後、紫外線によりフェトレジストの露光、現像を行ない、同時にインキも溶解除去した。その後、ポストベーク(150°С20分)を行ない、ポリシリコン薄膜上にフェトレジストバターンを形成した。

この工程ののち、ポリシリコン薄膜のエッチングを行ないポリシリコン薄膜のパターニングを完了する。以後、この繰返しにより回路素子を製造することは、前記した実施例の通りである。

本実施例では、凹版オフセット印刷法に比べ、 レジストパターンにおけるピンホールの発生が少ないことが特徴である。但し、パクーン精度は凹 版オフセット印刷法が優れているとの実験結果を 得ている。

〔実施例4〕

ここで薄膜トランジスタとして第3図(d)と おなじ構造の薄膜トランジスタを第5図に示す。

なお、第5図においてゲート長をdc、ゲートとコンタクトホールまでの間隔をdcとする。発明者らは、dcをパターニング可能な最小線幅!0μmとし、さらにイオン注入法をくみあわせてソースおよびドレイン領域を形成することにより薄膜トランジスクの寄生容量を最小にし、さらに、dcを最小アライニング精度(位置合わせ精度)20μmとしてゲートと配線用メタル電極間のショートを防止した。

この構造によれば、薄膜トランジスク回路の無 欠陥化が図られ、メータサイズの液晶ディスプレ イの高囲質化が実現できる。

「発明の効果」

以上説明したように、本発明によれば大面積の基板上に多数の強細でかつ動作性が良好で欠陥の少ない薄膜トランジスタ回路をマトリクス状に高効率で形成することができる。よって、大面積、高画質のアクティブマトリクス駆動型液晶ディスプレイを生産性よく製造することが可能となる。4. 図面の簡単な説明

第1図は、本発明の製造方法の基本的な一例を 工程順に示した概略説明図、第2図は、本発明の 製造方法の具体的な製造例を示す概略斜視図、第 3図は、本発明の製造方法の他の例を具体的に工 程順に示した概略説明図、第4図は、本発明の製 造方法の他の例を工程順に示した概略説明図、第 5図は本発明の薄膜トランジスタ回路の例を示す 概略断面図、

第6図は、薄膜トランジスタ回路を用いたアクティブマトリクス駆動型液晶ディスプレイの等価回路図、第7図は、薄膜トランジスタの構造を示す概略断面図である。

- 1 1 凹版
- 12 インキ
- 13 ドクターブレード
- 14 プランケット (転写ロール)
- 15 ガラス基板
- 16 被加工薄膜
- 5 1 ガラス基板
- 5.2 ポリシリコン薄膜

特開平4-94115(6)

53 ゲート絶縁膜

5.4 ポリシリコン薄膜

5.5 絶線膜

56 コンタクトホール

57 アルミニカム薄膜

6 1 ガラス基板


6.2 ポリシザコン薄膜

63 フォトレジスト


64 12+

出願人 株式会社 ジーティーシー


第2図




第1図



第4図





第3図




第6図

第5図





第7図



第1頁の続き							
(3)	nt. C	1.5		200	敞別記号		庁内整理番号
	02 F		1/1343 1/136 7/16		500		9018-2K 9018-2K 9018-2K 7818-2H
н	01 L		29/40 29/784			Α	7738-4M
@発	明	者	北	村	堚	夫	東京都中央区東日本橋 1 ー 6 ー 5 株式会社ジーテイシー 内
@発	明	者	森		祐	=	東京都中央区東日本橋 1 — 6 — 5 株式会社ジーテイシー 内
@発	明	者	=	上	佳	朗	東京都中央区東日本橋 1 - 6 - 5 株式会社ジーテイシー 内
@発	明	者	桑	原	和	広	東京都中央区東日本橋 1 - 6 - 5 株式会社ジーテイシー 内
@発	明	者	葉	山		浩	東京都中央区東日本橋 1 - 6 - 5 株式会社ジーテイシー 内
@発	明	者	浅	田	秀	樹	東京都中央区東日本橋 1 - 6 - 5 株式会社ジーテイシー 内
@発	明	者	浅	香	健	=	東京都中央区東日本橋 1 - 6 - 5 株式会社ジーテイシー 内
⑩発	明	者	中	村	. —	範	東京都中央区東日本橋 1 − 6 − 5 株式会社ジーテイシー 内
個発	明	者	久	保 蘆 ·	建	· —	東京都中央区東日本橋 1 6 5 株式会社ジーティシー 内
個発	明	者	小	林	Œ	芳	東京都中央区東日本橋 1 - 6 - 5 株式会社ジーテイシー 内
個発	明	者	金	子	英	=	東京都中央区東日本橋 1 - 6 - 5 株式会社ジーテイシー 内